PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-028878

(43)Date of publication of application: 04.02.1994

(51)Int.CI. G11C 16/06 G11C 29/00 H01L 27/10

H01L 29/788 H01L 29/792

(71)Applicant: TOSHIBA CORP (21)Application number : 04-081237


(22)Date of filing: 03.04.1992 (72)Inventor: MIYAMOTO JUNICHI

(54) WORD LINE DRIVE CIRCUIT

(57)Abstract:

PURPOSE: To unnecessitate a high voltage transistor for separation, to quicken startup and to facilitate the adoption of a redundant word line by connecting a diode between the output node of an inverter and an NMOS Tr. and connecting a negative potential generation circuit to the output node.

CONSTITUTION: The diode is inserted between the output node of the inverter consisting of a PMOS transistor and the NMOS transistor and NMOS transistor, and further, the negative potential generation circuit is connected to the output node. Thus, since the diode is biased in a reverse direction even when a word line is driven to negative potential, the drain of the NMOS transistor is not reversebiased for a P type substrate, and a high breakdown voltage transistor for separation is unnecessitated. Further, since it is not necessary that negative potential is impressed at a reading time, the start up from a stand-by is quickened, and the adoption of the redundant word line is facilitated.



LEGAL STATUS

[Date of request for examination]

01.06.1993

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2519857

17.05.1996 [Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-28878

(43)公開日 平成6年(1994)2月4日


(51)Int.Cl. ⁵	識別記号	庁内整理番号	FI	技術表示箇所
G11C 16/06				
29/00		6741-5L		
H01L 27/10	481	8728-4M		
		6741-5L	G11C	17/ 00 3 0 9 F
			H01L	29/ 78 3 7 1
			審査請求 有	請求項の数 2(全 5 頁) 最終頁に続く
(21)出願番号	特願平4-81237		(71)出願人	000003078
				株式会社東芝
(22)出顧日	平成 4年(1992) 4月	3 ⊞		神奈川県川崎市幸区堀川町72番地
			(72)発明者	宮本 順一
				神奈川県川崎市幸区小向東芝町 1番地 株
	•			式会社東芝総合研究所内
			(74)代理人	弁理士 則近 憲佑
			•	

(54)【発明の名称】 ワード線駆動回路

(57)【要約】

【構成】本発明のワード線駆動回路は、PMOSトランジスタとNMOSトランジスタからなるインバータの出力ノードとNMOSトランジスタとの間にダイオードが挿入されている。また、出力ノードに負電位発生回路が接続されている。

【効果】本発明によれば、分離用の高耐圧トランジスタを必要とせず、スタンバイ時からの立上がりが速く、冗長ワード線の採用が容易なワード線駆動回路を提供できる。



1

【特許請求の範囲】

【請求項1】 入力端子とワード線に接続された出力端 子とを有するワード線駆動回路において、

ソースが第1の電位にゲートが前記入力端子にドレイン が前記出力端子に接続されたPMOSトランジスタと、 ソースが第2の電位にゲートが前記入力端子に接続され たNMOSトランジスタと、

カソードが前記NMOSトランジスタのドレインにアノ ードが前記出力端子に接続されたダイオードと、

前記出力端子を負電位に駆動する回路とを具備すること 10 を特徴とするワード線駆動回路。

【請求項2】 前記ダイオードがショットキーバリアダ イオードであることを特徴とする請求項1記載のワード 線駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、積層(スタック)ゲー ト型不揮発性メモリセルを有する半導体記憶装置に関す る。特に、電気的に書き込み可能で一括消去型メモリ (FlashEEPROM) の制御ゲートの駆動回路に 20 用いられるものである。

[0002]

【従来の技術】EEPROM(Electricall y Erasable Programmable) は、電気的にデータの消去・書込みが行なえ、しかも、 不揮発性、すなわち、電源を切ってもデータが消えない 性質を有する。このEEPROMのうちで、データを一 括して消去するものにフラッシュEEPROMがある。 【0003】 [図9] に、スタックゲート型二層ポリシ リコン構造のフラッシュEEPROMセルの断面図を示 30 す。データのプログラムは、制御ゲート1に第一の高電 圧Vpp(約10V)を印加し、ドレイン2に、第二の 電圧Vppd(約7V)を印加して、チャンネルに電流 を流す。すると、ドレイン近傍で高いエネルギーを持っ た電子の一部が、浮遊ゲート3に注入され、このセルの しきい値が上昇する。消去は、例えばソース4にプラス (約5 V)、制御ゲートにマイナスの電圧-Vee(約 -10V)を印加して行う。浮遊ゲート内に蓄積されて いた電子は、第一ゲート酸化膜5のトンネル電流によっ てソース方向に放出され、セルのしきい値は減少する。 データの読みだしは、制御ゲートに読みだし電圧Vcc (約5 V)を印加し、ドレインからソース方向に流れる 電流を検出しておとなう。もし、セルのしきい値がVc cより低ければ電流は流れるが、Vccより高ければ電 流は流れない。慣例に従って、前者をデータ"1"、後 者をデータ"0"と定義しておく。

【0004】さて、制御ゲートには、以上説明したよう に、書込み時には、高電圧Vpp, 読みだし時は、Vc c. 消去時には、-Veeを印加する必要があり、この 制御ゲートを駆動するワードライン駆動回路として、通 50 【0008】これに対して、[図11]の方法は、この

常のCMOSゲートにマイナス電位発生回路を接続する だけでは、この機能は、実現出来ない。ワード線をマイ ナスに振込もうとしたとき、NMOSのドレインがP基 板に対して順方向にパイアスされるため、ここで電位が

クランプされてしまうからである。

【0005】現在、公知となっている駆動回路には、大 別して二種あり、これらを [図10] と [図11] に示 す。 [図10] の駆動回路6は、通常のCMOS駆動回 路にマイナス電圧を分離するためのPMOSトランスフ ァゲート7を接続したものであり、書き込み時と読みだ し時は、PMOSのソース8をVppとVccとに切り 換える。 [図11] の駆動回路は、 [図12] に構造の 断面図を示す様に、3層ウェルを用い、消去時には、N MOSのソースをPウェルどとマイナスに振込んでしま う方式である。

【0006】従来の2方式とも一長一短ある。すなわ ち、[図10]の方法はワード線一本一本ごとに-Ve e を印加できるため、ワード線単位での消去が可能であ る。との事は動作上フレキシビリティがあることは無論 であるが、冗長ワード線が1本単位で独立に形成できる ため、不良ワード線が存在していた場合、そのワード線 を比較的容易に冗長ワード線とおきかえられる。他方、 書込み時の状態を考えると、分離用のPMOSのNウェ ルは、Vppにバイアスされることになるため、このト ランジスタのしきい値は、バックゲート効果により、通 常PMOSのしきい値が、1.5V程度なのに対し、4 V程度にも達する。すなわち、非選択ワード線の電圧を OVに設定するためには、このPMOSのゲートに-4 Vを印加しなければならない。このことは、このPMO Sを、Vpp+4Vの髙電圧に耐えるよう形成しなけれ ばならないことを意味し、酸化膜をその他のMOSより 厚く、ゲート長を長くする必要がある。これは、工程の 著しい増加と面積の増加を招く。読みだし時において も、非選択線をOVにするには、分離用PMOSのゲー ト電圧は、バックゲート効果により、-2.5 V程度必 要である。Chipがスタンドバイ時との電圧を維持し ておかないと、enableになった時負に引き始める ことになるので読みだし時間が著しく長くなる。すなわ ち、スタンドバイ時の電流の消費を認めるか、enab 40 1 e に切替わったときのスピードを許容するかの二者択 一をしなければならない。

【0007】無論、工程を増やし、PMOS7をデプレ ッション型(しきい値、-2.5V程度のノーマリオン 型)で形成し、書き込み時、PMOSのゲートがOVで も導通状態であるようにすることは可能である。このよ うにすれば、スタンドバイの問題は回避できる。しか し、消去時はこのPMOSをオフしなければならず、耐 圧的にはやはりVee+4V程度は必要となってしま

耐圧の問題は回避できる。しかし、ウェル間の分離は集 積度を非常に落とすため実質不可能であるため、ワード 線一本どとに-Veeを印加することは出来ず、冗長ワ - ド線の採用も難しい。また、3層ウェルによる工程増 加、3層のウェルのデザインルールによるワードライン 駆動回路の面積増加も無視できない。

[0009]

【発明が解決しようとする課題】上記したように、従来 のワード線駆動回路は、耐圧の高いトランジスタが必要 になるという欠点、スタンバイ時からの立上がりに時間 がかかるという欠点、冗長ワード線の採用が難しいとう 欠点があった。

【0010】本発明は、上記欠点を除去し、分離用の高 耐圧トランジスタを必要とせず、スタンバイ時からの立 上がりが速く、冗長ワード線の採用が容易なワード線駆 動回路を提供することを目的とする。

[0011]

【課題を解決するための手段】上記目的を達成するため に、入力端子とワード線に接続された出力端子とを有す るワード線駆動回路において、ソースが第1の電位にゲ 20 ートが前記入力端子にドレインが前記出力端子に接続さ れたPMOSトランジスタと、ソースが第2の電位にゲ ートが前記入力端子に接続されたNMOSトランジスタ と、カソードが前記NMOSトランジスタのドレインに アノードが前記出力端子に接続されたダイオードと、前 記出力端子を負電位に駆動する回路とを具備することを 特徴とするワード線駆動回路を提供する。また、前記ダ イオードがショットキーバリアダイオードであることを 特徴とするワード線駆動回路を提供する。

[0012]

【作用】本発明で提供する手段を用いると、ワード線が 負電位に駆動されてもダイオードが逆方向にバイアスさ れるためNMOSトランジスタのドレインがP型基板に 対して逆バイアスされることがない。また、同様の理由 で高耐圧トランジスタを必要としない。さらに、読出時 に負電圧を印加する必要がないのでスタンバイ時からの 立上がりは問題にならない。また、Pウェルを用いない ので高集積化が可能であり、冗長ワード線の採用が容易 である。

[0013]

【実施例】本発明の駆動回路回路の動作を[図1]の回 路図に従って説明する。まず、読みだし時は、PMOS のソース9にVccを印加する。もし、入力信号10 が、"L"ならば、出力は、PMOSがON、NMOS がOFするため、Vccの電位となり、ワード線は選択 状態となる。もし、入力信号10が、"H"ならば、P MOSがOFF、NMOSがONとなって、出力は、V fとなる。CCで、Vfは、ダイオードの順方向の電圧 降下値で、通常0.6 V~0.8 Vの値をとる。 とと

設定されていれば、とのワード線電位では、すべてのセ ルがOFF、すなわち、非選択状態にが実現できる。書 込み状態では、PMOSのソース電位9は、書込み高電 圧Vpp に設定される。読込み動作と同様の原理に従っ て、選択状態のワード線電位、Vpp.非選択状態のワ - ド線電位Vfが実現できる。一方消去状態において、 ワード線を負に振込もうとした場合には、ダイオードが 逆バイアスになるために、NMOSのドレインと負電位 発生回路は完全に分離される。したがって、ドレインー 10 基板間の寄生ダイオードの影響を受けることなくワード 線の負電位状態が実現できる。

【0014】 [図2] に本回路を構成するNMOSの断 面図を、【図3】に示す通常のCMOS駆動回路のNM OSと対比させて示す。駆動回路を構成するトランジス タは、高電圧を制御するため高耐圧を必要とする。従っ て、これらMOSトランジスタは、図示の様に、そのド レイン側に低濃度部分をもつLDD(LightlyD oped Drain) 構造をとっている。 通常構造で は、この低濃度部分からは、直接オーミックなコンタク トをとることが出来ないので、高濃度部分を形成してこ からコンタクトをとっている。 [図2] に示す本発明に おいては、NMOSのこの高濃度部分を従来のN°では なく、P型で形成すればよい。この様にして容易に本発 明の回路は実現されるので、駆動回路部分に関する限り は、集積度の増加要因は、ほとんどないと言える。

【0015】ところで、[図2]に示す構造を採用する と、Vfの値は0. 8V程度になる。既述のように、非 選択時のワード線がVfであるから、すべてのセルのし きい値はVf以上に設定する必要がある。このため、V 30 fの値としては、"1"側のセルのしきい値制御が容易 になるため望ましい。また、 [図2] に示す構造では、 ダイオードのアノードをエミッタとし、NMOSのドレ インをベースとする寄生のPNPトランジスタが形成さ れてしまい、ダイオードに電流が流れた瞬間、このトラ ンジスタがONして、基板に電流が流れる。このため基 板のコンタクトをこの駆動回路のまわりにしっかりとと っておく必要がある。これは、駆動回路の面積の増加要 因になりうる。

【0016】そとで、本発明の他の実施例として、 [図 40 4] に回路図、[図5] に断面構造の一部を示したショ ットキーバリアダイオード (SBD) を用いた例を示 す。SBDは、VfがPN接合より低い。例えば、Al を直接、N-拡散層にコンタクトした場合は、0.5V 程度の値となるが、Al電極llと拡散層の間に高融点 金属12を挿入した場合は、その金属特有のVfが得ら れる。例えば、AIとN-の間に、図示のようにPtS iを挿入したショットキー接合の場合は、Vfは0.3 V程度の値を得ることができる。この、ショットキー接 合を用いれば、PN接合と異なり、マイノリティキャリ で、データ"1"のセルのしきい値がすべてVf以上に 50 アの注入がないので、寄生のパイポーラトランジスタが 5

形成されない。さらに、 [図2]、 [図3] に示すような、高濃度拡散層とコンタクト領域の間のマージン13、14を見込む必要がないため、集積度は、 [図2] に示した構造よりあがることになる。

【0017】集積度を多少譲れば、より安定したショットキー接合を形成することも可能である。第七図にその断面構造を示す。ショットキー接合領域は、P・拡散層のガードリングで囲まれている。ショットキー接合のVfは、PN接合のVfより低いため、電流はP・拡散層のガードリングの中を流れる。したがって、ショットキー接合において、不安定さの要因となるコンタクトホール端の効果を回避することができる。なお、負電位を個々のワード線ごとに行うには、例えば、[図7]の回路15が考えられ、クロック信号の与えられるワード線のみ負電位となる。

【0018】非選択ワード線がVfであることは、しき い値制御という観点からは問題ではあるが、単一、ある いは、ブロック単位での消去を考えた場合には、逆に有 利に働く。 [図8]を用いてこれを説明する。 [図8] は、本発明の駆動回路が、実際のセルの接続されている 20 ワード線16、17、18を駆動しているところを示し ている。セルのドレインは、列方向にピット線19、2 0と各々独立して接続されているが、ソース線21は共 通である。今、ワード線18に接続されるセルを消去し ようとすると、例えば、ソースにVcc、ワード線18 に-Veeを印加する。この時、本来データが消去され てはいけないワード線16、17に接続されたセルのソ ースにもVccが印加されている。とのストレスは、一 回では問題にならない量のトンネル電流しか流し得ない が、書換回数を10°~10°回と増加してゆくと問題 30 になってくる。しかし、本発明の駆動回路を用いれば、 非選択線の制御ゲートが、Vfだけ上がっているため、 ソース間の電位差は、VccからVcc‐Vfへと緩和 されていることがわかる。このため、ストレスを緩和す るための特別な回路を必要としない。

【0019】以上説明してきたように、本発明で提供す 13. るフラッシュEEPROMのワード線駆動回路は、ワー 15 ド線が負電位に駆動されてもダイオードが逆方向にバイ 16. アスされるためNMOSトランジスタのドレインがP型 19. 基板に対して逆バイアスされることがない。また、同様*40 21

*の理由で分離用の高耐圧トランジスタを必要としない。 さらに、読出時に負電圧を印加する必要がないのでスタ ンパイ時からの立上がりは問題にならない。また、Pウェルを用いないので高集積化が可能であり、冗長ワード 線の採用が容易である。

[0020]

【発明の効果】本発明を用いると、分離用の高耐圧トランジスタを必要とせず、スタンバイ時からの立上がりが速く、冗長ワード線の採用が容易なワード線駆動回路を提供できる。


【図面の簡単な説明】

- 【図1】本発明の実施例を表した回路図。
- 【図2】本発明の実施例を表した断面図。
- 【図3】従来例を表した断面図。
- 【図4】本発明の他の実施例を表した回路図。
- 【図5】本発明の他の実施例を表した断面図。
- 【図6】本発明の他の実施例を表した断面図。
- 【図7】負電位発生回路。
- 【図8】本発明実施例を表した回路図。
- 0 【図9】従来例を表した断面図。
 - 【図10】従来例を表した回路図。
 - 【図11】従来例を表した回路図。
 - 【図12】従来例を表した断面図。


【符号の説明】


- 1 制御ゲート
- 2 ドレイン
- 3 浮遊ゲート
- 4 ソース
- 5 第1ゲート酸化膜
- 0 6 駆動回路
 - 7 トランスファゲート
 - 8, 9 ソース
 - 10 入力信号
 - 11 A1電極
 - 12 高融点金属
 - 13, 14 マージン
 - 15 負電位発生回路
 - 16, 17, 18 ワード線
 - 19,20 ビット線
 - 21 ソース線


[図2] 【図4】 【図5] 【図6)











フロントページの続き

(51)Int.Cl.³

識別記号 庁内整理番号

FΙ

技術表示箇所

HOIL 29/788 29/792